電源適配器表面積層技術

  綜觀電源適配器產品設計和生產的發展歷程,如果我們將電源適配器的發展同PCB基板的發展作一些比較,就會明顯地發現,器件集成度的增加速度已遠遠大于PCB基板的發展速度?為了使得PCB基板趕上器件集成度的發展速度,就必須提高PCB基板的密度,這可以通過降低在此基板上的設計規則和結構來實現,然而這樣做有其物理實現上的制約?一個嶄新的解決方案就是命名為“表面積層”法的多層PCB技術?由這一新技術所帶來的功能,可以極大地降低PCB的尺寸和重量,減少層數,提高電磁兼容性,增加電源適配器產品特色,降低成本,同時也會使得設計工作更加簡便快捷?角到目前為止,只有MCM技術能使得體積?重量?性能得以大大的改進?但是,MCM技術的應用代價太高,只適用于一些高端電源適配器產品?工作站?軍用電源適配器和通信等領域?然而“表面積層”技術恰恰能夠為這種需求提供切實可行的解決方案?顧名思義,“表面積層”是設計和制造上的一種方法?它通過在低成本的FR4工藝PCB上增加薄絕緣層和用于貫穿這些層的小過孔的組合來實現?采用這種表面積層技術,一個2層或4層的常規PCB板采用FR4工藝可以當成一個核心,用于構筑絕緣層,薄的絕緣層和導電層附著在核心層上,這些薄層間用微型孔來聯接?由此可見,薄的絕緣層和微孔技術是實現表面積層技術的關鍵?相比于FR4工藝的0.025英寸焊盤直徑,新技術的盤徑可達到0.012英寸,而連線寬度可以是0.002英寸?

  (1)降低電磁輻射的要求

  有許多必然的因素使我們必須采用表面積層技術,其中最主要的是降低電磁輻射和電磁干擾?射頻干擾產生于被高頻電壓干擾的傳輸信號或射頻信號?通常射頻干擾來自于電源適配器設備或儀器,由于電流或電壓的突變,這些設備產生具有副作用的射頻二次諧波,而且設備本身

   首先,薄絕緣組合層技術允許小體積?采用表面積層技術設計制作的PCB,單位面積上也產生高頻能量,尤其是射頻信號的走線密度會增加近一倍,因而可降低PCB的體積?PCB面積的縮小對走線的拓撲結構有

  巨大的影響,這意味著縮小電流回路,縮小分支走線長度,而電磁輻射近似正比于電流回路的面積;同時小體積特征意味著高密度引腳封裝器件可以被使用,這又使得連線長度下降,從而使電流回路減小,提高電磁兼容特性?其次,由于這種改進所帶來的走線拓撲的下降還會減少走線的感抗與容抗?這會減少功耗,改善高頻性能?

  由表面積層技術所帶來的小體積特征允許采用現今最新的微型IC封裝技術,這類

(2)高密集的設計趨勢

封裝的引腳數大增,引腳間距可以很精細,如BGA封裝等?采用這些高度集成封裝的器件進行設計可以大大地提高信號一致性,減少寄生參數,從而大大地抑制電磁干擾和射頻干擾

(3)微型孔技術

通孔焊盤?過孔是PCB上連接層與層間信號的基本要素?在傳統PCB設計和加工中,這些穿導孔會帶來許多問題?首先它們占據大量的有用(走線)空間,其次大量的穿導孔密集處也對多層PCB內層走線造成巨大障礙,這些穿導孔占去走線所需的空間,在物理實現上又使鉆孔成本上升(通常鉆孔的費用占PCB制板費用的30%~40%)?它們密集地穿過電源與地線層的表面,還會破壞電源地線層的阻抗特性,使電源地線層失效?常規的機械法鉆孔將是采用微孔技術工作量的20倍

  在過去的幾年間,雖然焊盤?過孔的尺寸已逐漸減小下來,但如果板層厚度不按比例下降,將會導致通孔的縱橫比增大,穿導孔的縱橫比增大會降低可靠性?采用表面積層技術,非貫穿的小盲孔和小埋孔成為可能?這些非貫穿孔的孔徑可達0.3mm(直徑),所帶來的寄生參數是原先常規孔的1/10左右,為了加工這些過孔,各種先進的技術已設計出來,如激光打孔技術?等離子干腐蝕技術等?由于無需機械鉆孔,所以成本極低,且一致性非常好

(4)表面積層技術應用于高密度高速PCB的優點

  由于采用微孔技術,使得PCB上大的過孔會很少,因而可以為走線提供更多的空間(采用微孔技術可以提高4~8倍的PCB布線密度)?布線不是穿導所有的層意味著更多的空間被節省下來,這樣就會更容易使PCB實現100%布通?而剩余空間可以用作大面積屏蔽用途以改進EMI/RFI性能?對只有少數走線的PCB外層進行大面積的接地屏蔽是相當有用的?除了表面積層技術,這些特點是其他工藝根本無法實現的?同時更多的剩余空間還可以使得我們可以在內層對器件和關鍵網線進行部分屏蔽,以取得最佳電氣性能

  此外,采用這種微孔技術的非穿導過孔,可以更方便地進行器件引腳進出,因而不存在引腳無法進出的問題?這就使得高密度引腳器件,(如BGA封裝器件)很容易地實現(走線)連接,縮短連線長度,滿足高速電路時序要求?

  利用表面積層技術中薄絕緣介質,可以將離散去耦電容做在PCB板內電容層上,這又會增加PCB的剩余空間,從而抑止EMI/RFI

  (5)層內埋器件技術

  為進一步降低由于器件密度增加和引腳數增加所帶來的問題,采用表面積層技術允許部分離散電阻直接做到PCB內層上面,在進行電原理圖設計時就可以通過規則和屬性來設定一些電阻到指定的PCB層上,CAD系統在布局布線時會自動地定位和生成所需的電阻,這種電阻稱為層內埋器件?采用這種技術可以節省大量的PCB表面的空間,而這些空間可以用于走線和更密的器件布局?

  (6)測試問題

  增加的布線空間可以允許我們實現邊界掃描測試,這可以極大地降低測試成本?采用表面積層技術所節省的空間可以用于插入測試點,可以很容易地利用微孔所允許的小孔徑技術實現測試點表面積層技術解決了PCB設計和制造中器件密度增大?連接密度增加和時鐘頻率大幅度提高所帶來的諸多技術難題?它為應對下一代電源適配器系統設計所面臨的挑戰,如降低成本?增加密度?提高性能?改進用戶應用界面?提高電磁兼容性等提供最佳的解決方案,必將成為新一代PCB設計與制造的核心技術