電源電路設計的10個注意事項

網站首頁 » 新聞 » 公司動態 » 電源電路設計的10個注意事項

電源電路設計的10個注意事項

電源電路設計

電源適配器電路設計時一般需要注意以下事項：

1.網絡連通性，在原理圖設計完成后需要對網絡連通性做細致檢查，防止因為書寫問題導致的網絡未連通情況，比如說PWR_IN與PWR-IN，可能在原理圖中不明顯，但卻是不同的網絡。
2.芯片電源適配器退耦問題，在放置電源適配器退耦電容時，應注意退耦電容的擺放位置，在數字電路設計中，退耦電容應盡可能靠近IC放置，電源適配器應先經過電容后到達IC，以使退耦電容發揮最大的效果。在多層設計中，應盡可能使電容和IC在同一面，避免電容經過孔連接到IC。
3.數字電路與模擬電路盡可能分開，數字電路在工作時，陡峭的電平變化會產生很大的電流，在電源適配器內阻比較大的情況下造成電源適配器電平的波動，嚴重情況下會引起邏輯電平識別錯誤，尤其是對模擬電路的干擾影響不能忽略，所以盡可能把兩部分分開處理。
4.電源適配器回路問題，電源適配器與地連接的回路盡可能平行走線，避免繞大圈引起天線效應，有助于提高系統的EMC水平。
5.元器件擺放問題，元件擺放最好以一定的間距，設定好默認柵格，可以使電路板設計更加整齊，合適的間距也有利于電路板的焊接和調試維修。
6.電源適配器濾波電容的選擇，在工頻下，可以盡可能選擇容量較大的電解電容器，而在DCDC電路中，根據電源適配器工作頻率，1M頻率下可以選擇0.1-10uF貼片電容，頻率越高，選擇電容容值越小，大的電容由于等效電感的存在，在造成效率低下的情況，甚至產生振蕩，加劇電源適配器的紋波。
7.在允許情況下，外部接口盡可能增加TVS作保護，以免其他原因導致的大電流高電壓串入，損壞核心電路。
8.在樣機調試階段，盡可能增加LED指示，盡可能增加測試點，對不于使用的GPIO口，也盡可能通過測試點引出，特別是對于BGA封裝等難以通過飛線引出的網絡，同時引出網絡盡可能增加電阻或排阻進行隔離，可以有效避免因為網絡錯誤導致的電路無法工作而又重新打樣來不及的情況。
9.各個功能模塊的電源適配器最好通過0R電阻進行分開，在攝像機電源適配器調試過程中發生大電流可以有效地進行排查。同時可以監測各個功能模塊的工作電流情況，及時定位功能模塊工作的正常或異常。
10.電路設計最好分層次設計，各模塊之間采用接口連接，方便各個功能模塊的調試。

電源適配器